图1表示了C54x的发展过程及应用领域。

图1 TMS320C5000性能发展状况及应用领域

 

　　TMS320系列的同一代芯片具有相同的CPU结构，但根据市场的不同需要，形成新的存储器与外设的不同组合，产生了多种派生器件。

 

　　TMS320C54x关键特性

 

　　图2是C54x功能结构图，它的主要性能如下：

图2 TMS320C54x功能结构框图

 

　　⒈ CPU

 

　　先进的多总线结构：一组程序总线（PAB、PB），三组数据总线（CAB、CB，DAB、DB，EAB、EB）

 

　　40位的数学逻辑单元（ALU）：包括40位的桶形移位寄存器和两个独立的40位累加器

17 17位并行乘法器和40位专用加法器，单周期完成乘法/累加(MAC)

 

　　适于Viterbi运算的比较、选择、存储单元（CSSU）

　　指数编码器，可在单周期内计算（40位）累加器中数值的指数
两个地址产生器，包括八个辅助寄存器和两个的算术单元

 

 

　　可寻址存储空间达192K字（程序、数据及I/O各64 64bit），C548还可扩展程序存储器（8兆字）

 

　　典型C5400芯片存储器

 

　　⒊ 片内外设

 

　　软件可编程等待状态产生器

 

　　可编程的块交换

 

　　片内锁相环时钟产生器

 

　　禁止外部总线的控制机制

 

　　⒋ 指令集

 

　　重复单条指令与重复指令块

 

　　存储器块移动指令

 

　　32位数运算指令

 

　　可同时读取2或3个操作数的指令

 

　　具有并行保存和并行加载的算术指令

 

　　条件保存指令

 

　　⒌ 功耗控制

 

　　IDLE1、IDLE2和IDLE3指令可控制其进入降功耗模式

 

　　可控制是否输出CLKOUT信号

 

　　⒍ IEEE标准的1149.1边界扫描逻辑接口

 

　　TMS320C54x结构概述

 

　　\'C54x由中央处理器CPU、存储器和片内外设组成，采用哈佛结构，有独立的程序空间、数据空间和I/O空间。图3是\\\'C54x的内部硬件框图。

 

　　对所有的\\\'C54x器件来说，图中下半部所示的中央处理单元（CPU）是通用的。

 

　　总线结构

 

　　一组程序总线（PAB、PB）和三组数据总线CAB、CB，DAB、DB，EAB、EB）将内部各部件联系起来。

图3 TMS320C54x内部硬件框图

 

　　PB- 程序总线，传送程序代码或存在程序空间的数据；

 

　　CB、DB、EB- 数据总线，连接CPU、数据地址产生逻辑、程序地址产生逻辑、片内外设及存储器等各部件；

 

　　CB和DB- 传送从存储器读出的数据，即“读”操作使用的数据总线；
EB-传送向存储器写入的数据，即"写"操作使用的数据总线；
PAB、CAB、DAB、EAB- 各对应的地址总线；

　　　　　　　　　　　　　　　　图4 ALU功能框图