以文本方式查看主题

-  曙海教育集团论坛  (http://sun4.cn/bbs/index.asp)
--  嵌入式硬件技术讨论专区  (http://sun4.cn/bbs/list.asp?boardid=15)
----  基于EP9312的银税类嵌入式系统硬件设计方案  (http://sun4.cn/bbs/dispbbs.asp?boardid=15&id=1499)

--  作者:wangxinxin
--  发布时间:2010-11-19 10:04:33
--  基于EP9312的银税类嵌入式系统硬件设计方案
1 嵌入式系统的概念与特点

  嵌入式系统结合微处理器或微控制器的系统电路与其专属软件,达到系统操作效率的最高比。这里把嵌入式系统定义为一个体积较小的计算机系统(与PC机相比),由于其体积较小,因此软硬件结构和应用范围与PC机相比有较大的不同。其特性可归纳为下列四项:

  (1)通常执行特定功能;

  (2)以微电脑与外围构成核心;

  (3)严格的时序与稳定性要求;

  (4)全自动操作循环。

  嵌入式系统具有目的性或针对性,其开发是围绕着产品和产品的特定功能来进行的。它必须最大限度地在硬件和软件上“量身定做”以提高效率。本文设计的嵌入式系统主要用于金融和税务类产品。

  2 总体设计

  2.1 CPU的选择

  本文采用的是Cirrus Logic公司的嵌入式处理器EP9312

  EP9312是一款ARM9系列的处理器,ARM9系列是高性能和低功耗特性方面最佳的硬宏单元。它具有五级流水线,并提供1.1 MI/s/MHz的哈佛结构。而其前代产品ARM7系列处理器则具有嵌入式ICE-RT逻辑,功耗非常低,并提供0.9MI/s/MHz的三级流水线和冯·诺依曼结构。因为本系统主要用于开发先进的计算机终端、机顶盒、高端打印机等产品,所以需要较快的运算速度,而ARM7主要用于对价位和功耗敏感的消费类产品,并且其运算速度相对较慢,所以本设计系统选择ARM9系列。在ARM9系列CPU中还有EP9307和EP9315。EP9307与EP9312的功能构造基本相同,只少了1个IDE接口,但多了图形加速的功能。由于金融税务类产品大多需要较多的GPIO,而与EP9307相比,EP9312可以很容易地设计出较多的GPIO。EP9315在EP9312拥有的功能上再增加了PCMCIA接口和图形加速功能,但这并不是金融税务类产品所必需的功能。综合考虑之后,本系统选择了EP9312。

  2.2 技术指标

  经过系统调研并基于产品成本考虑,嵌入式系统的技术指标如下所述:

  • Cirrus Logic公司的EP9312作为主处理器;
  • 32MB Flash使用NOR Flash;
  • 64 MB SDRAM;
  • 显示格式:西文:24x12点阵,中文:24x24点阵,26行,80列。或者西文:16x8点阵,中文:16x16点阵,26行,80列;
  • 800x600x16bpp、1024x768x16bpp多种TFT显示模式,支持单扫描或双扫描;
  • 1个并口;
  • 5个串口;
  • 2个PS/2端口;
  • 1个1/10/100 Mb/s的以太网接口。支持TCP/IP协议;
  • 1个USB Host和1个USB Slave接口。

  2.3 系统组成

  EP9312已经集成了嵌入式系统所需的许多功能,为了使本设计满足金融税务类产品的要求,还增加了如下硬件:SuperI/0器件(包含2个UART、1个并口、2个PS/2接口控制器)、网络PHY接口器件、接口电平转换器、Flash、SDRAM等。PCB板采用4层板,表层为信号层,其中的电源线路层和地线层深埋在主板的内层,不易受到电源杂波的干扰,尤其是高频电路,可以获得较好的抗干扰能力。系统的基本结构如图l所示。

系统的基本结构

  3 模块功能描述

  3.1 CPU

  EP9312的内核是ARM920T,其主频为200MHz,100 MHz内部总线。有16 KB的指令Cache和16 KB的数据Cache,内部集成了很多功能模块,其中主要包括:LCD控制器、3个USB Host控制器、3个串口控制器、Ethernet MAC、EIDE、AC’97接口等。EP9312内含MMU,支持TCP/IP协议,也为开发各种字符图形功能提供了快捷的方法。本设计充分利用了这些内部集成的功能,减少了外围元件。

  3.2 RESET模块

  系统的RESET模块为系统提供启动及复位信号,是系统运行的开端。

  本系统采用MAX708CSA作为复位器件,设计成用户重启的按钮控制。发出RESET信号送给CPU的RSTOn引脚、Flash模块、JATG模块等。另采用一片MAX708CSA作为系统上电的按钮控制。发出POR信号送给CPU的PRSTn引脚,如图2所示。

RESET结构图

  3.3 系统时钟模块

  系统时钟模块的作用是产生20个独立的时钟频率来满足EP9312不同独立逻辑部分的要求,所有这些时钟频率都来源于外部的一个低频晶体振荡器。这样处理器速率、总线速率、视频速率就可以不同而且互不影响。

  EP9312提供两个接口接外部晶体振荡器,其频率分别为32 kHz(实时时钟)和14.7456 MHz。

  为了获得足够高的时钟频率,EP9312同时提供两个PLL,将32 kHz和14.7456MHz频率提升到足够高(14.7456 MHz,最大频率可为400 MHz)。 <!-- 2008-3-1 12:52:37-->