摘要: 嵌入式系统中,抗干扰性能是系统可靠性的重要指标，结合自身的实践，介绍电源、空间电磁、信号传输通道、印制板等方面抗干扰的几种行之有效的办法。同时提出正确选择元器件的重要性，探讨选择方法。
关键词: 嵌入式系统，硬件，抗干扰

1  引言

在嵌入式系统中，系统的抗干扰技术是系统可靠性的重要方面。一个系统的正确与否,不仅取决于系统的设计思想和方法，同时还取决于系统的抗干扰措施。

嵌入式系统的干扰源一般有三个渠道:一是空间干扰,电磁信号通过空间辐射进入系统；二是过程通道干扰，干扰信号通过与系统相连的前、后通道及与其它系统的连接通道进入，它叠加在有用信号之上，扰乱信号传输，使有效信号产生畸变。使得数据采集误差加大，导致控制状态失灵，导致程序运行失常；三是系统干扰，电磁信号通过供电通道进入系统或系统本身产生干扰。

虽然抗干扰问题是嵌入式系统在实际应用中最令人头疼的问题，而且没有一定之规,也没有一成不变的方法,但若进行科学的分析并加以合理的设计，采取一定的措施，将系统的硬件和软件结合起来,是可以有效地提高应用系统的可靠性的。随着现代半导体技术的高速发展, 在嵌入式系统的设计中不断地采用一些新的可靠性措施和抗干扰技术, 使其可靠性有了明显的提高。本文结合自身的实践,提出几种硬件的抗干扰方法。

2  电源干扰及其抑制

由于嵌入式系统所处的工业环境，电机的起停、接触器的通断，往往会造成电源电压波动，必须采取有效措施进行抑制。

用压敏电阻抑制尖峰、浪涌电压。压敏电阻两端的电压如超过其限定值时，电流会迅速增大，呈短路状态，利用这一特点，可以用它吸收瞬间的尖峰、浪涌电压。压敏电阻并联在电源变压器的初、次级，加入压敏电阻后，电源干扰造成嵌入式系统程序失控的可能性减小。设V为交流电压有效值，则压敏电压的计算公式为：VIMA=1.56×32×V。

用滤波器抑制高频干扰。市电中含有多种高次谐波，它们很容易经电源进入嵌入式系统，电源干扰可以以“共模”或“差模”方式存在。图1是对共模和差模噪声都有效的低通滤波器电路。其中，L1、L2、C1抑制差模噪声；L3、C2、C3抑制共模噪声。

图1  滤波器电路

    设计电源电压监视电路。电源监视电路的设计是抗干扰的一个有效方法，如X25045、TT7705、MAX813L等芯片均可设计该电路。一般可达到以下功能：一是监视电源电压瞬时短路、瞬时降压、微秒级脉冲干扰和掉电；二是及时输出供CPU接受的复位信号及中断信号。

3   抑制空间电磁干扰

高频电源、交流电源、强电设备、电弧产生的电火花，甚至雷电，都能产生电磁波，成为电磁干扰的噪声源。对此可采取屏蔽技术。

屏蔽技术是利用金属材料对于电磁波具有较好的吸收和反射能力来进行抗干扰的。将普通的信号线换为屏蔽线，屏蔽层良好接地，使现场中的干扰信号不容易串入系统中。

静电屏蔽，即电场屏蔽，防止电场的耦合干扰；电磁屏蔽，即利用导电性良好的金属在电磁场内产生涡流效应，防止高频电磁场的干扰；磁屏蔽，采用高导材料，防止低频磁通的干扰。

4  信号传输通道抗干扰

信号传输通道包括系统的前向通道和后向通道，对信号传输通道的可靠性设计可从以下几个方面着手。

利用光电耦合器及滤波器对输入、输出信号采用光电隔离措施, 可将微处理器与前向通道、后向通道及其他部分从电气上隔离开来, 有效地防止干扰的侵入。对电路板的输入信号及源自高噪声区的信号加滤波器滤波，进一步加强抗干扰性。

采用负载阻抗匹配的措施, 减小信号传输中的畸变。将高速CMOS 芯片输出端通过一段长引线输入高阻抗的另一电路输入端, 反射现象就很严重, 它会引起信号畸变, 增加系统噪声。对此可采用负载阻抗匹配的措施, 使传输线两端的负载阻抗和源阻抗与传输线特性阻抗相等, 或在源端和负载端加入RLC 网络与传输线的阻抗匹配, 消除数字信号在传输过程中由于反射、振铃和交叉干扰作用而产生的畸变。

采用双绞线传输减少传输线特性阻抗影响，传输线的特性阻抗分布参数必然会影响信号传输，当传输线较长时其阻抗不可忽视, 它的分布参数包括寄生电容和分布电感。此时为减少传输线特性阻抗的影响, 采用阻抗匹配双绞线可实现阻抗匹配, 若同时与光电耦合器或者平衡输入接收器和输出驱动器联合使用, 效果会更好。图2 所示为双绞线与光电耦合器配合使用的情况, 图中光敏三极管引出基极接并联RC电路, 其中R 取值10M Ω～ 20 MΩ, C取值10 pF～0.1μF, 三极管集电极接施密特门电路。

图2 双绞线与光电耦合器配合使用图

此外, 在微处理器运行期间, 芯片的悬空引脚尤其是悬空输入引脚常给系统带来不可预测的控制紊乱, 因此为提高系统的稳定性需处理好未用悬置的引脚。通常可将微处理器未用引脚接高电平或接地, 或定义成输出端; 未用的外部中断接高电平; 未用的运放同相输入端接地, 反相输入端接输出端等。

5   印制电路板可靠性和抗干扰设计

印制电路板是嵌入式系统中，器件、信号、电源线的高密度集合体，印刷电路板设计的好坏对抗干扰能力的影响很大。

设计时应合理走线、合理接地，三总线分开走线.。尽量将数字、模拟电路分开不惧和走线，电源线和地线应尽量加宽，同时使电源线、地线的走向与数据传递的方向一致。应尽量使用45°折线而不要使用90°折线，以减少高频信号对外的发射与耦合，减少互感振荡；将接地和屏蔽正确结合起来使用。

CPU、RAM、ROM 等主芯片以及VCC、GND之间接电解电容和瓷片电容；去掉高、低频干扰脉冲；石英晶体振荡器的外壳接地而不要走信号线，且要适当加大接地面积；时钟线要尽量短，并用地线将时钟区圈起来，使周围电场尽可能地减小。

独立系统结构，减少接插件与连线；输入输出驱动器件、功率放大器件应尽量靠近线路板边的引出接插件；提高可靠性，减少故障率。

集成块与插座接触可靠,用双簧插座，最好集成块直接焊在印制板上，防止器件接触不良。 信号的输入、输出端以使用光耦进行光电隔离为好。这样既可以防止外围器件动作时产生的回流冲击系统，又可使输入端的干扰信号没有足够的功率去干扰发光二极管的正常工作。

6  元器件提高可靠性的措施和方法

构成系统电路的基本单元是元器件，选择质量好\合适的元器件是抑制干扰的基本保证.现在市场上的很多元器件性能不是很好，甚至许多是经测试不合格的产品，一旦应用在有干扰的工作现场中，很容易受到干扰而不能正常工作.这是人们较易忽视而查找起来又较困难的一种情况。

6．1   微处理器的选择

目前, 为了提高硬件系统自身的可靠性, 各制造商在单片机设计上采取了一系列措施。这些技术主要体现在: (1) 降低外时钟频率。(2) 低噪声系列单片机。(3) 时钟监测电路、“看门狗”技术与低电压复位。(4) EFT 整形技术(Electrical Fast Transient) 等,而且各种先进技术还在不断地发展和应用之中。因此, 要选用抗干扰能力较强，有看门狗的微处理器。

6．2   电源的选择。

电源应选用能在较宽电网电压范围内波动的开关电源。主机部分和外围电路分别采用不同的电源电路供电，供电电源的功率应充足，应使额定功率为正常运行时所需功率的1倍左右，这样可减少电源本身产生的纹波和谐波干扰。

6．3   存储器的选择

 采用非易失性存储器。系统受到干扰的最大担忧就是数据的丢失。目前，采用非易失性存储器，可保证数据在电源掉电时不丢失。

6．4   电子元件的选择

电阻器应尽可能选用金属膜电阻，同时缩短接线长度。电容器的选择，用于低频、旁路场合的电容器，可以采用纸介电容器；在高频和高压电路中，应选用云母电容器或陶瓷电容器；在电源滤波或退耦电路中，用电解电容器。铝电解电容易产生噪声，钽电容漏电小、稳定性好且频率稳定，是首选的电容器件。

7 . 小结

    本文讨论了提高嵌入式系统硬件可靠性的几种抗干扰技术。虽然软件抗干扰技术本文没有论述，但在工程应用中通常都是几种抗干扰方法并用，互相补充，才能取得良好的效果。从根本上来说，硬件抗干扰是主动的,软件抗干扰是被动的。细致分析干扰源,硬件和软件抗干扰措施相结合，完善系统监控程序,则可以保证系统准确、可靠地运行.