ARM处理器的寄存器
h PJw3mT ARM处理器共有37个寄存器。其中包括：
;-C hTl **31个通用寄存器，包括程序计数器（PC）在内。这些寄存器都是32位寄存器。
BF6 Xsc0w **6个状态寄存器。这些寄存器都是32位寄存器。
h<L 7 Z, ARM处理器共有7种不同的处理器模式，每一种模式中都有一组相应的寄存器组。在任何时刻，可见的寄存器包括15个通用寄存器（R0-R14）,一个或两个状态寄存器及程序计数器（PC）。在所有的寄存器中，有些是各模式公用一个物理寄存器，有一些寄存器各模式拥有自己独立的物理寄存器。
!D(/NL{j6 通用寄存器
{Jx:U {# 通用寄存器分为以下三类：备份寄存器、未备份寄存器、程序计数器PC
1}BEU&*N^ 未备份寄存器
ZQ],44<` 未备份寄存器包括R0-R7。对于每一个未备份寄存器来说，所有处理器模式下都是使用同一个物理寄存器。未备份寄存器没有被系统用于特别的用途，任何可采用通用寄存器的场合都可以使用未备份寄存器。
N*+e:xf3 备份寄存器
O S^t3S.m 对于R8-R12备份寄存器来说，每个寄存器对应两个不同的物理寄存器。系统为将备份寄存器用于任何的特殊用途，但是当中断处理非常简单，仅仅使用R8-R14寄存器时，FIQ处理程序可以不必执行保存和恢复中断现场的指令，从而可以使中断处理非常迅速。
l 7O6zT 对于R13,R14备份寄存器来说，每个寄存器对应六个不同的物理寄存器，其中的一个是系统模式和用户模式共用的；另外的五个对应于其他的五种处理器模式。采用下面的记号来区分各个物理寄存器：
Zn!E\EY' R13_<MODE>
Qt U EL$o 其中MODE可以是下面几种模式之一：usr,svc,abt,und,irq,fiq
c<N*~Uc/1O 程序计数器PC
3:(khR2% 可以作为一般的通用寄存器使用，但有一些指令在使用R15时有一些限制。由于ARM采用了流水线处理器机制，当正确读取了PC的值时，该值为当前指令地址值加上8个字节。也就是说，对于ARM指令集来说，PC指向当前指令的下两条指令的地址。由于ARM指令是字对齐的，PC值的第0位和第一位总为0。
Rm>?h,< 需要注意的是，当使用str/stm保存R15时，保存的可能是当前指令地址值加8个字节，也可能保存的是当前指令地址值加12个字节。到底哪种方式取决于芯片的具体设计。对于用户来说，尽量避免使用STR/STM指令来保存R15的值。
* B"4% n 当成功的向R15写入一个数值时，程序将跳转到该地址执行。由于ARM指令是字对齐的，写入R15的值应满足bits[1:0]为0b00，具体要求arm个版本有所不同：
hIh X"= **对于arm3以及更低的版本，写入R15的地址值bits[1:0]被忽略，即写入r15的地址值将与0xFFFF FFFC做与操作。
|8gc |C **对于ARM4以及更高的版本，程序必须保证写入R15的地址值bits[1:0]为0b00，否则将产生不可预知的后果。
<6 E}C X- 对于Thumb指令集来说，指令是班子对齐的，处理器将忽略bit[0]。
,YO#iMj 程序状态寄存器
<s@W@M" CPSR(当前程序状态寄存器)在任何处理器模式下被访问。它包含了条件标志位、中断禁止位、当前处理器模式标志以及其他的一些控制和状态位。每一种处理器
9U h8*|L> 模式下都有一个专用的物理状态寄存器，称为SPSR（备份程序状态寄存器）
aRZ*YFp ^ 。当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容。在异常中断退出时，可以用SPSR来恢复CPSR。由于用户模式和系统模式不是异常
EA#eab 中断模式，所以他没有SPSR。当用户在用户模式或系统模式访问SPSR，将产生不可预知的后果。
2wl?b"T p/ CPSR格式如下所示。SPSR和CPSR格式相同。
?>Io-(_| 31 30 29 28 27 26 7 6 5 4 3 2 1 0
9YQI_ G N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0
ZP *Rl< N——本位设置成当前指令运算结果的bit[31]的值。当两个表示的有符号整数运算时，n=1表示运算结果为负数，n=0表示结果为正书或零。
P,nm%vOL z——z=1表示运算的结果为零；z=0表示运算的结果不为零。对于CMP指令，Z=1表示进行比较的两个数大小相等。
C4<#Uhld7 C——下面分四种情况讨论C的设置方法：
s!fX NPB, 在加法指令中（包括比较指令CMP），当结果产生了进位,则C=1,表示无符号运算发生上溢出；其他情况C=0。
hIR@j=hG 在减法指令中（包括减法指令CMP），当运算中发生错位，则C=0，表示无符号运算数发生下溢出；其他情况下C=1。
@1N8d5iE 对于包含移位操作的非加碱运算指令，C中包含最后一次溢出的的位的数值
N cL> 5> 对于其他非加减运算指令，C位的值通常不受影响
o5gWA~7* V——对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号为溢出；通常其他指令不影响V位。
bq NaGI]w ***Q标识位***
`1: -S$ 在ARM V5的E系列处理器中，CPSR的bit[27]称为q标识位，主要用于指示增强的dsp指令是否发生了溢出。同样的spsr的bit[27]位也称为q标识位，用于在异常中
![f-DG 断发生时保存和恢复CPSR中的Q标识位。
?t4yJ 3^| 在ARM V5以前的版本及ARM V5的非E系列的处理器中，Q标识位没有被定义。
d6TDd#;l %U.2j'F. ***CPSR中的控制位***
NHGUe a? CPSR的低八位I、F、T、M[4:0]统称为控制位。当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。
Uc3q|x | **中断禁止位：当I=1时禁止IRQ中断，当F=1时禁止FIQ中断
65 |P-\J **T控制位：T控制位用于控制指令执行的状态，即说明本指令是ARM指令还是Thumb指令。对于ARM V4以更高版本的T系列ARM处理器，T控制位含义如下：
f|Y8Oz I~ T=0表示执行ARM指令
(?h?5U_Hq T=1表示执行Thumb指令
ZV^En_#4~ 对于ARM V5以及更高版本的非T系列处理器，T控制位的含义如下
p W[.odt" T=0表示执行ARM指令
?rWu^=4Co T=1表示强制下一条执行的指令产生未定指令中断
%~llBn Z ***M控制位***
+(YupN]Yw M控制位控制处理器模式，具体含义如下：
Uy +Pm] M[4:0] 处理器模式 可访问的寄存器
?v( 12! ob10000 user pc,r14~r0,CPSR
" 6kv2lf 0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ
'd|0 0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ
F8 h$PL+x 0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC
l_ [T 0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT
Ny ,C&% 0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND
BD;6.&]E 0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本）
A +FoJ OSF ***CPSR中的其他位***
^s)^Fy %^ 这些位用于将来扩展。应用软件不要操作这些位。
r0KMQFa 在ARM体系中通常有以下3种方式控制程序的执行流程：
/? /53\M **在正常执行过程中，每执行一条ARM指令，程序计数器(PC)的值加4个字节；每执行一条Thumb指令，程序计数器寄存器(PC)加2个字节。整个过程是按顺序执行。
_$ Q"/vH **跳转指令，程序可以跳转到特定的地址标号处执行，或者跳转到特定的子程序处执行。其中,B指令用于执行跳转操作；BL指令在执行跳转操作同时，保存子程
M lkyxh'C 序的返回地址；BX指令在执行跳转操作同时，根据目标地址为可以将程序切换到Thumb状态；BLX指令执行3个操作，跳转到目标地址处执行，保存子程序的返回
`>c9Iy?>5B 地址，根据目标地址为可以将程序切换到Thumb状态。
6e4X DT- **当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断指令的下条指
rA[L88<AO/ 令处执行。在进入异常中断处理程序时，要保存被中断。
k"m74XU ;>57H1Xv
加好友 
发短信
Post By：2010-11-18 12:22:45
