14．3．3 TMS320C5000系列的结构及主要性能
    图14．3．3给出了C54X系列DSP的内部结构。
    现结合表14．2．5、图14．3．3以及C5000系列的用户手册来说明该系列DSP的
特点

    1．TM$320C54X的性能与结构特点
    C54X的时钟频率为40／50／66／80MHz，相应的，时钟周期为25／20／15／12．5ns，运算
能力为40／50／66／80MIPS；片上RAM在5～256千字之问，片上ROM在2～48千字之
间，随系列内的型号不同而不同，RAM又分双访问RAM(DARAM)和单访问RAM
(SARAM)。
    C54X是16bit定点DSP，内部集成有以下部件：
    (1)一个40bit的ALU；
    (2)两个40bit的累加器A和B；
    (3)一个17×17bit的乘法器，它和一个40bit的加法器(adder)一起在一个单指令周
期内完成二进制补码的乘法运算；
    (4)桶形(barrel)移位器，其输入连接到40bit的累加器或数据存储器(CB，DB)，
40bit的输出连接到ALU或数据存储器(EB)，它可将输入数据作0~31bit的左移，或作
O～16bit的右移；
    (5)由COMP、TRN和TC组成的比较、选择和存储单元(compare，select，and store
unit，CSSU)；
    (6)指数编码器(EXP)，用于支持指数EXP的快速运算；
    (7)8个16bit通用寄存器。
    C54X采用多总线结构。内部共有8组总线，4组为程序／数据总线，4组为地址总
线。图14．3．3中PB为程序总线，传送从程序存储器来的指令代码和立即数；PAB为程
序地址总线；CB、DB、EB为三组数据总线，连接到各种器件，如CPU、数据存储器等。
CAB、DAB、EAB是这三组数据总线对应的地址总线。CB和DB传送从数据存储器读出
的数，EB传送写入到数据存储器的数。Sign ctr为符号控制器。C54X利用两个辅助寄
存器单元(ARAU0，ARAUl)在单个周期内产生两个数据存储器的地址。
    C54X的大部分产品的I／O口的供电为3．3V，CPU核的供电也为3．3V。新近推出
的C5402、C5409、C5401的核采用1．8V供电，I／O口一般用3．．3V供电。低电压供电可
大大降低功耗。
    有关C54X结构与性能的详细内容请参看文献[6]和E17]。
    2．TMS320C55X的性能与结构特点
    C55X系列是和C64X系列在2000年初同时推出的最新DSP产品。C55是建立在
C54硬件结构的基础上的，因此也是16bit的定点DSP，同时在软件上也和C54兼容。
C55的最大特点是在提高DSP能力的同时进一步降低了功耗。C55的功耗可低至
0．05mW／MIPS，该系列第一个产品C5510的时钟为160MHz，运算能力为320MIPS，功

耗约为80roW，比当时具有同样运算能力的DSP的功耗降低了一半。C55X的一般技术
指标见表14．2．5，尽管其内核的供电也和C5402那样为1．8V，I／O口为3．3V，但C55在
设计上(包括硬件、软件)采取了一系列措施，其中最主要的是先进的自动电源管理技术。
该芯片的CPU对所有的外围设备、存储器阵列、CPU的各个单元进行连续的监视，暂时
不工作的部分则停止对其供电。
    TI公司将其C5000系列DSP定位于通信领域的应用，特别是便携式通信工具的应
用。C5402，特别是C55X的推出，对于手机、数字相机、个人数字助理(PDA)是非常适用
的。随着生物医学工程的发展，DSP也正在大步跨入医疗仪器行业，高性能、便携式医疗
仪器将是C5000系列的用武之地