随着新一代电子设备向更轻、更薄、更小和更高性能的趋势发展，PCB设计也开始面对越来越多的新挑战，如大引脚数的高密度封装IC、更小的PCB面积、信号完整性(SI)和EMI问题、电源完整性(PI)问题、更复杂的设计约束等，这些问题已使得传统的PCB设计方法变得越来越力不从心。这也迫使今天的PCB设计工程师不得不努力寻找能够适应和解决这些不断增加的复杂度难题的流程和方法学来帮助他们提高生产力。

正是为了帮助工程师解决上述日益迫切的设计挑战，Cadence设计系统公司最近全面改进和增强了Cadence Allegro系统互连设计平台，全新的Allegro PCB设计平台16.0版本真正独特而革命性的地方在于Allegro PCB Design GXL工具采用的全局布线环境技术。这种革命性的技术结合了图形化互联流程规划架构和注重分层的全局布线引擎，为PCB设计师提供自动化的、智能的规划和布线环境。全局布线环境技术是同类产品中第一款提供了智能化自动操作的解决方案，这是一次巨大的飞跃，确立了新的PCB设计典范。

Cadence Allegro平台是基于物理和电气约束驱动的领先PCB布局和互连系统。最新升级版包含了针对物理和空间约束的最先进的布线技术和全新方法学，它使用了Cadence约束管理系统，可在整个PCB流程中提供约束管理。该约束管理系统提供了一项先进的新性能，可减少含先进I/O接口设计的生成时间，这些接口包括PCI Express、DDR2、SATA等。该系统使设计师有能力生成和指定利用参考其他对象规则的约束。16.0版本还引入了让工程师和设计师创造用户自定义约束的能力，这些约束可以通过数学公式来表述。

其他升级包括支持先进串行连接设计的算法建模、改进的电路仿真、同Cadence OrCAD产品的无缝扩展性、增强的协同性，以及新的用户界面，从而可以提高生产力和可用性。全新Allegro平台还为SI和PI提供了重大的新功能。

16.0版本Allegro平台还在Allegro PCB SI及PCB PI中提供了新的功能，可缩短互连设计时间并提升产品性能和可靠性。这些性能包括了串行连接设计的显著改进，从而允许用户精确预测6Gbps以上高级算法收发器通道的误码率概况。另外，通道兼容性和统计分析性能还允许用户评估传统通道，以便同高数据率收发器共用。

Allegro PCB PI选项可吸收来自IC及IC封装设计工具的封装寄生现象、裸片电容和转换电流，以精确建立完整的电源供应系统。结合静态IR降分析，Allegro PCB PI用户可以快速判断电源分配系统是否能维持规范所述参考电压。

全新的Allegro PCB设计平台支持GHz以上的PCB设计，实际上2004年刚刚推出的Allegro PCB SI GXL就已经开始支持GHz串行接口EMI分析和设计了，它能够让工程师在GHz范围内对互联系统建立虚拟原型机，串行系统分析方法让工程师可仿真数以千万比特的数据。在全新的16.0版本中，Cadence采用了另外一种分析方法，即使用统计分析实现信道兼容性。通过这种新功能，工程师将可以确认其以往的信道设计可以与更新、更快的SERDES收发器兼容。拥有第一代PCI Express(2.5Gbps)设计的用户将可以确认设计能够在PCI Express Gen2(5Gbps)驱动器和接收器中正常运作。

此外，工程师可以在设计运行速度为6Gbps以上的串行系统时注入随机或确定性的抖动，以及负载循环失真。Allegro PCB SI GXL如今已能够消化来自半导体制造商的算法模型，面向运行速度在6Gbps以上的高级SERDES器件。新推出的16.0版本还加入了OpenGL图形引擎，提供了改进的图形能力，可大幅提高用户的工作效率。

Allegro PCB Design GXL