Cadence Design Systems公司日前推出电气工程师(EE)用SPECCTRAQuest，这是一款低成本软件，使电气工程师能够处理复杂的印刷电路板(PCB)系统中迅速增长增加的高速PCB设计需求。作为约束驱动的PCB设计流程的组成部分，新产品集成了经过验证的Cadence SPECCTRAQuest信号完整性(SI)技术，其帮助电气工程师缩短设计循环时间并提高设计质量和性能。

Cadence表示，典型高速板设计中受约束线网的数量已经从占总线网的25%激增到75%以上。设计队伍中SI工程师的任务是分析这些线网。但是， 随着需要分析的板上线网数量及新芯片复杂性的快速增加，这种任务也在快速增加。由于允许电气工程师无需依赖SI工程师分析所有受约束线网即可开发并管理其设计中的约束，因此SPECCTRAQuest EE支持的新的设计方法，提高了设计队伍的效率，降低对任务繁重的SI工程师的依赖，通过使电气工程师能够开发和管理他们设计中的电气规则而不需依靠SI工程师分析所有需要规则约束的网络，将能够很好地控制附加成本。

据介绍，现在设计团队必须确定受约束的网点并把它们分成两组：设计循环所必需且需要SI快速验证的网点，以及不重要的、无需验证的网点。这种实践通常意味着要么过渡约束那些不太重要的网点，要么根本不进行控制，因此会提高电路板的成本。当通过这种方式管理关键网点时，电路板出故障的风险会增加，从而造成不可避免的昂贵的重复流片。SPECCTRAQuest EE使电气工程师能够确定前端不太关键的网点的最佳约束，同时SI工程师也能够把注意力集中到新的芯片组和非常关键的网点，从而节省时间和资金。

SPECCTRAQuest EE作为仿真工具包，包含了分级约束管理器(Constraint Manager)及SigXplorer图形化拓扑，另外还与完整的Cadence约束驱动的高速设计流程紧密集成，其包含用于高速设计及分析的SPECCTRAQuest SI Expert、用于图形输入的Concept HDL、用于布线的Allegro、用于自动布线的SPECCTRA、以及用于定义、管理和验证整个流程中约束的Constraint Manager。采用SigXplorer的电气工程师和SI工程师可以实时共享约束模板，包括用于主动、动态协作的复杂拓扑开发，分析。SPECCTRAQuest EE还为电气工程师提供新的SI分析方法指南，使他们能够快速开始约束开发。