曙海教育集团论坛Cadence专区Cadence PCB设计初高级 → CADENCE PCB 设计解决方案(2


  共有6187人关注过本帖树形打印

主题:CADENCE PCB 设计解决方案(2

美女呀,离线,留言给我吧!
wangxinxin
  1楼 个性首页 | 博客 | 信息 | 搜索 | 邮箱 | 主页 | UC


加好友 发短信
等级:青蜂侠 帖子:1393 积分:14038 威望:0 精华:0 注册:2010-11-12 11:08:23
CADENCE PCB 设计解决方案(2  发帖心情 Post By:2010-12-8 13:58:12

PCB制造

  可以进行全套底片加工,裸板装配和测试输出,包括各种格式的Gerber 274x,NC drill和裸板测试,更重要的是,CADENCE通过其Valor ODB++界面,还包含Valor Universal Viewer,支持业界倡导的Gerber-less制造, ODB++数据格式可创建精确而可靠的制造数据,进行高质量的Gerber-less制造。

  PCB自动布线器技术

  自动化的互联环境

  设计复杂度,密度和高速布线约束的提高使PCB的手动布线既困难又耗时,复杂的互联布线问题通过强大的,自动化的技术得以解决,这种强大的,经实践证明的自动布线器含有一种批量布线模式,含有众多的用户可定义的布线策略,以及自动的策略调整,互动的布线环境,具有实时互动走线推挤特性,有助于对走线的快速编辑,具有广泛的布图规划功能和完整的元件放置特点的互动式放置环境,使得无需切换应用程序就可以进行放置变更,优化布线,通过使用自动交互式布图规划和放置功能,设计师可以提高布线质量和效率,这与元件布局直接相关,此外,广泛的规则集让设计师可以控制范围广泛的约束,从默认的板级规则到按照线路种类的规则,再到区域规则,Allegro产品提供的高速布线能力能够解决线路安排,时序,串扰,布线层的设置,和当今高速电路所需要的特殊器件要求。

  自动布线

  高级自动布线技术提供了强大的,基于形状的自动布线,有快速,高效率等特点,它的布线算法可对于类型广泛的PCB互连挑战,从简单到复杂,从低密度到高密度,并可满足高速约束的需要,这些强大的算法最高效率地使用了布线区域,为了给各种情形找到最佳的布线方案,布线器使用一种多通路,重视成本,可解决冲突的算法,广泛的规则集提供了物理和电子约束控制的能力,广泛的规则集具有解决设计中各种布线元素的特定规则的灵活性,用户可以定义满足通用物理/间距线路规则所需的规则,和复杂,层级高速规则的分类规则,见图5,

图片点击可在新窗口打开查看

  可制造性设计

  制造性设计能力可以大大提高制造的良品率,制造算法提供了伸展功能,能够根据可用空间自动地加大铜皮间隙,自动铜皮伸展,将铜皮重新定位,创造铜皮与引脚,铜皮与SMD焊盘,以及相邻铜皮之间的额外空间,从而提高可制造性,用户可以灵活地定义各种范围的间距值,或者使用默认值, 临近的拐角和测试点可以被添加到布线过程中,制造算法会自动使用最优的规则范围,从最大值开始直到最小值,测试点插入可自动添加到可以测试的导孔或焊盘作为测试点,可测试的导孔可以在前端,后端或PCB的两边被探测到,支持单面和蛤壳式测试器,设计师可以根据它们的制造需要,灵活选择测试点插入方法,为了避免昂贵的测试设备调整,测试点可以是,固定,的,测试点约束包括测试探测表面,导孔尺寸,导孔栅格,和最小的中心间距。

  互动式布线编辑

  布线编辑器可以简化走线编辑过程,随着新的走线,推挤功能会自动推开原有的走线,围绕引脚进行布线,使用推挤功能,设计师可以沿着现有的走线移动原有的走线部分或导孔,并且在必要的时候推到其它引脚和导孔前端,重像功能使其更容易评估假定的情况,随着走线部分或导孔在指针控制下移动,周围的走线就会被推挤和动态显示,这样经调整的布线可以在接收最终配置前被评估,布线编辑器非常适合密集的多层电路板,有效导孔的位置很难发现,只要在选定的地点点击两次就可以定位导孔,可能的话,可以通过将走线推挤到所需的板层上创造出可选地点,如果不可行,布线编辑器会显示出DRC,并显示附近的有效导孔位置,此外,复制布线功能可以让现有的布线被复制,以完成未布线的总线连接,简化总线的创建。

  布局编辑

  布局编辑器让设计师迅速放置元件的同时可以同步评估空间,逻辑流程和拥挤度,移动模式让元件可以被作为单一元件或群组进行翻转,旋转,排列,推挤和移动,指导布局模式选择具有最高连通性的元件,计算出其最理想的位置,而不会破坏设计规则或约束,用户可以拒绝也可以接受该位置, 只要直接输入XY轴位置就可以放置元件, 这种功能对于放置连接器和有固定位置的元件特别实用,密度分析可以通过将PCB与显示区域范围的色图,从高度拥挤到轻微拥挤的区域,重叠,图形化地显示了电路的拥挤度,这有助于确认在哪里进行布局调整,以缓解拥挤度,并提高布线完成率,见图6。

图片点击可在新窗口打开查看

  高速约束

  高速布线约束和算法能够满足当今高速电路的差分对,线路布局,时序,串扰,布线层的设置和特殊的几何要求,对于差分对布线,用户只需定义两个走线之间的间距,而自动布线器会解决剩下的一切,布线算法可以智能地处理导孔周围或之间的布线, 并自动顺应指定的长度或时序标准,自动网络屏蔽被用于降低噪声敏感型线路中存在的干扰,不同的设计规则可以被应用于设计的不同部分,例如,用户可以在设计的走线部分指定严格的间距规则,而在其它地方指定没那么严格的规则。


支持(0中立(0反对(0单帖管理 | 引用 | 回复 回到顶部

返回版面帖子列表

CADENCE PCB 设计解决方案(2








签名