标题：arm的stackup设计讨论

现在做一块arm（PXA310）的板子，里面有要求比较多的阻抗控制，DDR, USB, bluetooth，还有一根天线
8 s) }& a$ `, P3 ]. {9 {2 C3 @9 @/ C
8层板，top/gnd/in1/vcc/gnd/in2/vcc1/bottom（个人想法，欢迎拍砖，当然也是参考比较典型的8层stackup）; P5 m% Q& V7 X" E# K4 k8 H/ B
. |) d0 s( a8 A) ?  b- e
Guideline要求DDR的microstrip 阻抗控制在90 ohm, stripline阻抗控制在60 ohm，给出的线宽为3/4，姑且不去讨论制造工艺，一条net表层和内层的阻抗不一致肯定是不允许的，是我理解错误，还是guideline有问题呢，下面是guideline的stackup，注意是6层板的，表层的线都没有参考层面了，如何做阻抗控制，有图为证
% W7 O0 B* G. f- b8 K& w, D+ M
& G% S. j" n9 v& b  k  R! p& ~现在认为guideline是不靠谱的，需要自己做一个stackup,综合USB差分阻抗90 Ohm，（单线也就大概40多吧），DDR的不靠谱的阻抗控制，应该如何设计stackup呢。以前没有做过类似工作，请教一下做stackup的基本流程，或者是一个大致的思路，具体的计算我再慢慢来。7 b, G8 J1 k  i4 n9 m
电源阻抗有计算方法吗，还是说依靠经验做完了再做仿真没问题就OK& e' M# I# s( _" F