标题：F-RAM技术为智能安全气囊系统提供“智能性”
目前汽车安全气囊系统引入了两项主要的创新技术。第一，新型的安全气囊系统增加了“智能性”：不同于以往系统一律采用最大的展开力。仿佛所有的事故和乘客都是一模一样的，新系统是根据事故和乘客的具体参数来决定气囊的展开力度。这些参数可能包括碰撞的严重程度、乘客的体重和座椅相对气囊的位置等。这种可变的展开力将会大受那些曾有过普通安全气囊冲击而造成不愉快经验人士的欢迎。智能型气囊还能识别乘客座椅是否空置，以决定需不需要使用乘客安全气囊。考虑到每辆车的安全气囊数目正在增多加上即使发生小事故也必需更换的成本支出，这种创新的技术将有助于用户省下相当可观的维修和保险成本。
第二，越来越多的车辆安装了事故数据记录仪(EDR)，用来收集碰撞相关的信息，类似于飞机“黑匣子”。EDR功能一般被包含在安全气囊电子控制单元(ECU)中。这样置配很自然，因为EDR没有飞机黑匣子的那种存活性要求，安全气囊控制器主要是接收各个重要传感器的输入信息。而车辆制造商也指出没有空间安装独立式的EDR。
这两种安全气囊存储应用对存储器的要求都相当高，但彼此差异很大。鉴于在严重的事故中，系统很有可能掉电，因此都需要非易失性存储器。事故重建意味着事故前后的相关数据必须存储在系统可写入的可靠的非易失性存储器中。
在“智能安全气囊”系统上ECU设计人员希望针对具体的事故采用合适的展开力。这就不仅需要加速度信息同时也需要乘客信息。新型的智能安全气囊系统对存储器有独特的要求，即需要把直到事故发生前的乘客信息都记录下来，其中包括座椅位置和乘客体重。为了在事故之前能够获得有关乘客情况的可靠记录，就必需连续存储信息。送往安全气囊ECU的参数数据是由车辆内部的加速度传感器和传感器产生的。这种连续存储需要能够远比传统闪存写入更频繁的存储技术。
EDR技术的关键在于所需的数据量及存储这些数据所需要的时间。新的规范将大大扩展需要采集的数据。当发生严重事故时，极有可能出现掉电情况。对于这种情况，EDR系统必须赶在系统电源失去之前把数据保存下来。事故中，供电可能会突然失去，而传统的非易失性存储解决方案需要很长的时间来对新信息进行写入。
非易失性铁电存储器(F-RAM)便提供了能解决上述需求的技术能力。它和其它非易失性方案一样都能提供可靠的非易失性存储能力，特别出众之处在于它的可擦写次数非常多，写入速度也极快。
安全气囊应用中最常选用带有串行外设接口(SPI)的5V工作电压F-RAM存储器。这些器件可以在很高的总线接口速度下进行写操作，具有超过1万亿次(1后面12个零！)的擦写次数，足以让智能安全气囊连续写入，以提供无缝的乘客数据记录。串行速度可以从5MHz到20MHz间的F-RAM且无延迟写操作能够让主处理器尽可能快地存储数据，几乎没有信息丢失的风险。F-RAM具备的非易失性特点、无限的擦写次数，以及快速数据写入能力，是下一代安全气囊系统的理想存储器。
以前汽车应用中所用的主要非易失性存储技术是浮栅器件，如EEprom或闪存。浮栅器件通过一层SiO2薄膜把多晶硅栅与沟道隔离开来。要对器件进行编程，需在控制栅上产生很高的电压，使得电子可获得足够的动能，穿透隔离层，将电子(N沟道器件)加速到源极。(见图1)。
图1
沟道中形成了一个耗尽区，这样，在特定的栅极电压下，已被编程的部分被置于“off(较高阻抗)”，而没有被编程或没有被擦写的器件为“on(较低阻抗)”。
随着汽车设计要求的复杂性日益增加，浮栅存储技术的局限性越来越明显。例如，它的编程处理需要数毫秒ms时间，这对高安全性的应用来说已经是非常长的时间了。在碰撞事件中，电源迅速丢失，几乎没有信息能够及时保存到浮栅器件中。
编程处理还对隔离层具有破坏性，因此这类器件的擦写次数很有限，一般在10万次到100万次之间。就乘客传感器而言，数据更新的次数即使是对上限100万次来说也太频繁了。对于一般的每秒一次的写入速度要求，浮栅器件使用不到12天中就会达到使用寿命。若是把数据缓冲到RAM中，在断电时再写入到浮栅非易失性存储器中，又会在EDR中产生写入速度问题，因此并非真正有效的解决方案。
在智能安全气囊系统中，不仅必需存储碰撞事故中的数据，还需要存储事故发生前的数据。利用滚动日志来存储碰撞前的数据是很理想的方法，但对浮栅存储器件而言，这种解决方案已证实存在问题，因为它们的擦写次数有限。由于安全气囊模块具有很大的电容，以便存储足够的能量来激活安全气囊，故在事故发生之后可能有足够的残余电量把缓冲器中的数据写入到非易失性存储器中。能够写入的数据量取决于尚可用的电量，也即电容中的残余能量和存储器的写入速度。典型2Kbyte浮栅存储器的写入速度可以达到约每5us写入4字节。故而，要写入整个浮栅存储器可能需要1秒多的时间。
F-RAM能够提供极高的擦写次数和速度，有效解决了上述问题。Ramtron的F-RAM技术把铁电材料和标准半导体芯片设计及制造技术结合在一起，推出了非易失性存储器和模拟/混合信号产品。这些产品具有快速读/写性能、几乎无限的擦写次数和静态RAM(SRAM)的超低功耗，并在掉电时能够安全存储数据，这些都是标准RAM技术所无法提供的功能。
F-RAM单元采用业界标准CMOS工艺制造，通过两个电极板之间的铁电晶体来形成电容，类似于DRAM电容的构造。但是不像一般的易失性存储器那样把数据作为电容上的电荷来存储，F-RAM是把数据存储在铁电晶体内。
当在铁电晶体上施加一定电场时，晶阵的中心原子在电场作用下沿电场方向在晶体内运动，它通过一个能量壁垒(energybarrier)造成电荷尖峰。内部电路感测到这一电荷尖峰，并且设置存储器。电场消失后，中心原子会保持在原来的位置，从而保存存储器的状态。(见图2)。
图2
铁电薄膜放在CMOS基层之上，并置于两电极板之间，使用金属互连并钝化后完成铁电制造过程。(见图3)。
