嵌入式培训

嵌入式Linux就业班马上开课了 详情点击这儿

 

上海报名热线:021-51875830
北京报名热线:010-51292078
深圳报名热线:4008699035
南京报名热线:4008699035
武汉报名热线:027-50767718
成都报名热线:4008699035
广州报名热线:4008699035
西安报名热线:029-86699670

曙海研发与生产请参见网址:
www.shanghai66.cn
全英文授课课程(Training in English)

  首 页  手机阅读模式   课程介绍 培训报名  企业培训 付款方式  研发&生产  产品展示  关于我们  联系我们  承接项目开发板商城  讲师介绍
嵌入式协处理器--FPGA
FPGA项目实战系列课程----
嵌入式OS--4G手机操作系统
嵌入式协处理器--DSP
手机/网络/动漫游戏开发
嵌入式OS-Linux
嵌入式CPU--ARM
嵌入式OS--WinCE
单片机培训
嵌入式硬件设计
Altium Designer Layout高速硬件设计
嵌入式OS--VxWorks
PowerPC嵌入式系统/编译器优化
PLC编程/变频器/数控/人机界面 
开发语言/数据库/软硬件测试
3G手机软件测试、硬件测试
芯片设计/大规模集成电路VLSI
云计算、物联网
开源操作系统Tiny OS开发
小型机系统管理
其他类
WEB在线客服
南京WEB在线客服
武汉WEB在线客服
西安WEB在线客服
广州WEB在线客服
QQ号  
shuhaipeixun
QQ号  
1299983702
  双休日、节假日及晚上可致电值班电话:021-51875830 值班手机:15921673576/13918613812

值班QQ:shuhaipeixun

值班网页在线客服,点击交谈:
 
网页在线客服

 
曙海产品研发和生产
合作伙伴与授权机构
现代化的多媒体教室
邮件列表
 
曙海动态
曙海成功实施奇瑞汽车单片机开发企业培训[2011-4-8]
第89期FPGA应用设计高级培训班圆满结业
[2011-4-3]
第31期iPhone培训班圆满结业
[2011-3-28]
第67期DSP6000系统开发培训班圆满结业
[2011-3-25]
          时序及噪音分析培训班
   入学要求

        学员学习本课程应具备下列基础知识:
        ◆ 电路系统的基本概念。

   班级规模及环境--热线:4008699035 手机:15921673576/13918613812( 微信同号)
       为了保证培训效果,增加互动环节,我们坚持小班授课,每期报名人数限3到5人,多余人员安排到下一期进行。
   上课时间和地点
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
近开课时间(周末班/连续班/晚班)
时序及噪音分析培训班:2024年12月30日......
   实验设备
     ☆资深工程师授课

        ◆外地学员:代理安排食宿(需提前预定)
        ☆注重质量
        ☆边讲边练

        ☆合格学员免费推荐工作

        

        专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力
        得到大家的认同,受到用人单位的广泛赞誉。

        ★实验设备请点击这儿查看★
   曙 海 新 优 惠
       ◆在读学生凭学生证,可优惠500元。
   .质.量.保.障.

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、培训结束后免费提供半年的技术支持,充分保证培训后出效果;
        3、培训合格学员可享受免费推荐就业机会。 。专注高端培训17年,曙海提供的课程得到本行业的广泛认可,学员的能力得到大家的认同,受到用人单位的广泛赞誉。

          时序及噪音分析培训班
1. MOS models
1.1 MOS basics
1.2 MOS I-V characteristics
1.3 Interconnect models
1.4 Scaling trends
2. Delay computation
2.1 Cell libraries
2.2 Effective capacitance
2.3 Interconnect delay
2.4 Cell model limitations
3. Static timing analysis
3.1 Topological analysis
3.2 Path enumeration
3.3 BFS vs DFS
3.4 Timing exception
3.5 Clock skew
3.6 Logic analysis
3.7 False path
4. Crosstalk timing analysis
4.1 Spice based models
4.2 Current based models
4.3 Noisy delay computation
4.4 Waveform effects
4.5 Timing window
4.6 Aggressor alignment
4.7 False coupling
5. Process variation
5.1 Process models
5.2 Chip-to-chip variation
5.3 Within chip variation
5.4 Process corners
6. Statistical timing analysis
6.1 Statistical timing analysis vs. static timing analysis
6.2 Method and implementation
6.3 Pron. & Cron.
7. Noise models
7.1 Coupling noise
7.2 Charge sharing
7.3 Leakage
7.4 Power supply noise
8. Static noise analysis
8.1 Noise computation
8.2 Noise immunity
8.3 Noise propagation
8.4 Multiple input noise
8.5 Simultaneous input/output noise
8.6 Noise window
8.7 Probabilistic analysis
9. Silicon timing/noise issues
9.1 Chip failure examples
9.2 Work-out methods to fix problems
10. 10. Signoff methodologies
10.1 Timing/noise signoff flow
10.2 Hierarchical analysis
10.3 Block timing models
10.4 Block noise models
10.5 Tool integration
 

节假日、双休日及晚上可致电值班电话:021-51875830
值班手机:15921673576/13918613812


备案号:沪ICP备08026168号

.(2012年12月17日........,,,...........................................)...............................................................
在线客服